Profinet steht für „IT-powered Automation“. Es schafft die technologischen Grundlagen für durchgängige unternehmensweite Automatisierungsnetzwerke und sorgt für eine vertikale Integration der Prozesse von der Fertigungsebene bis hinauf zum ERP. Bisher fehlte jedoch eine leistungsfähige und zugleich wirtschaftliche Ankopplungsmöglichkeit für kompakte Feldgeräte und Antriebe. Mit dem TPS-1 als Single-Chip-Lösung lassen sich Profinet-Interfaces zum Preis einer Feldbus-Schnittstelle realisieren.
Profinet IO ist die offene industrielle Ethernet-Lösung, die durchgängig alle Anforderungen der Echtzeit-Kommunikation abdeckt und gleichzeitig die uneingeschränkte parallele Nutzung von IT-Funktionen ermöglicht. Neben diesen Parametern ist aber auch das Angebot an technisch und wirtschaftlich attraktiven Geräteintegrationslösungen mit entscheidend für die Akzeptanz eines offenen Netzwerks wie Profinet. Im Bereich der klassischen Feldbusse wie Interbus und Profibus stehen seit Jahrzehnten bewährte und kostengünstige Komponenten zur Integration von Geräteschnittstellen zur Verfügung, die dem Anwender die Handhabung der Kommunikationsprotokolle abnehmen und eine flexible Anschaltung der eigentlichen Geräteanwendung ermöglichen. Etwas Vergleichbares war bisher für kompakte Feldgeräte und Antriebe an Profinet nicht vorhanden.
Was bedeutet aus Sicht des Geräteherstellers eine schnelle und einfache Integrationslösung? Zum einen darf die Integration einer Feldbus-Schnittstelle in Feldgeräten und Antrieben nicht zu dauerhaft höheren Gerätekosten führen; zudem sollen die Schnittstellenintegration und auch -nutzung möglichst modular und einfach sein. Zum anderen spielt der Platzbedarf einer solchen Schnittstelle eine Rolle, da deren Größe auch die Gehäusegröße der Feldgeräte bestimmt. Feldbusanschaltungen z.B. für Interbus oder Profibus sind lizenzfrei, der Gerätehersteller bezahlt lediglich den Protokoll-Chip - zusätzliche Entwicklungs- und Laufzeitlizenzen werden in der Regel nicht fällig. Das erwarten Gerätehersteller auch von einer Profinet-Schnittstelle. Je nach Gerätehersteller und Branche ergeben sich noch weitere Kriterien.
Der Tiger als Single-Chip-Lösung
Der TPS-1 von Phoenix Contact und Siemens, der zusammen mit Renesas Electronics, dem Institut Industrial IT und dem Fraunhofer IOSB-INA entwickelt wurde, ist wie die ERTEC-Chips ein dediziertes Profinet-ASIC. Allerdings verfolgt der so genannte Tiger-Chip ein grundlegend anderes Integrationskonzept. Er bedient u.a. oben genannte Anforderungen an eine Profinet-Schnittstelle und schließt die Lücke im Portfolio der Profinet-ASICs unterhalb des ERTEC 200.
So steht jetzt gemeinsam mit dem ERTEC 200 und dem ERTEC 400 ein abgestuftes und interoperables Spektrum von Profinet-ASICs für alle Geräteklassen zur Verfügung - vom Profinet-Controller über komplexe Feldgeräte mit hoher Modularität bis hin zu kompakten Feldgeräten und Antrieben. Der TPS-1 verfolgt das Konzept der Single-Chip-Schnittstelle.
Für die Anschaltung eines Gerätes an Profinet sind der Baustein und ein kleines serielles Flash notwendig, ähnlich den heutigen Feldbus-Anschaltungen wie dem Supi für Interbus oder dem SPC3 für Profibus. Im Tiger-Chip sind die Ethernet-Leitungstreiber (PHYs) bereits integriert, so dass außer den Übertragern und den RJ45-Buchsen keine weiteren Bauteile für eine Ethernet-Schnittstelle notwendig sind. Dies ermöglicht die Integration einer Profinet-IO-Geräteschnittstelle der Conformance Class C auf einer Leiterplattenfläche von ca. 260 mm².
Der Baustein enthält wie die ERTECs einen 3-Port-RT/IRT-Switch mit nochmals verbesserter Leistung. An den internen Port ist eine ARM-CPU angebunden, die für die Abarbeitung eines optimierten Profinet-Stacks reserviert ist und nicht für Geräteapplikationen genutzt werden kann. Der Stack und die Konfiguration der jeweiligen Betriebsart werden aus dem seriellen Flash geladen, ohne dass dazu eine spezielle Embedded-Toolchain oder spezielles Know-how notwendig sind. Zur Daten- und Instruktionsspeicherung nutzt der Baustein sein integriertes RAM von 768 KByte. Ein integriertes RAM bietet Vorteile wie geringere Verlustleistung - man benötigt keine Leitungstreiber - und weniger Platzbedarf auf der Leiterplatte. Zusätzlich sinkt die Leiterplattenkomplexität, da weniger Layer benötigt werden. Da keine hochfrequenten Signale auf der Leiterplatte liegen, verbessert sich die EMV (elektromagnetische Verträglichkeit) der Baugruppen.
Wie bei vielen Feldbus-ASICs kann über eine im Tiger-Chip integrierte Host-Schnittstelle eine Applikations-CPU entweder parallel mit 8/16-bit-Datenbus oder seriell über SPI mit bis zu 25 MHz Taktrate angebunden werden. In beiden Fällen adressiert die Applikations-CPU ein integriertes Shared Memory, das die Ein-/Ausgabe-Daten, eine Konsistenzsteuerung, Geräte- und Herstellerinformationen sowie weitere Daten enthält.
Der Zugriff der Applikation auf das Shared Memory wird durch eine frei erhältliche schlanke Treiber-Bibliothek erleichtert. Die Bibliothek ist im Quellcode verfügbar und lässt sich als Applikationsschnittstelle (API) zur Geräteanwendung integrieren. Die Anwendung kann so einheitliche Funktionsaufrufe und Callback-Funktionen zur Kommunikation mit der Profinet-Schnittstelle nutzen. Signale vom Baustein an das Host-System können der Applikations-CPU per Interrupt gemeldet werden. Darüber hinaus ermöglichen spezielle Trigger-Signale die Synchronisation der Geräteanwendung auf den Profinet-IRT-Zyklus. Des Weiteren kann der Baustein zur Realisierung einfacher kompakter Ein-/Ausgabe-Geräte genutzt werden. Dazu lassen sich entsprechende Leitungstreiber oder E/A-Schaltkreise parallel oder seriell direkt an den Chip anschalten. Auf diesem Weg sind Ein-/Ausgabe-Geräte mit bis zu 48 Kanälen möglich. Alternativ können die E/A-Betriebsart und die Host-Schnittstelle zu einer Applikations-CPU genutzt werden.
Zwei Chips in einem
Der Tiger-Chip besteht aus zwei einzelnen Chips, die durch eine SIP-Lösung (System-in-Package) zu einem ASIC zusammengeführt wurden. Beim TPS-1 ist der 100-Mbit-Dual-PHY in 150-nm-Technologie abgebildet. Beim ARM-Subsystem inkl. der Profinet-Hardware-Unterstützung hingegen kommt auf Grund der Verlustleistung, des integrierten Speichers und der Kosten eine Strukturgröße von 90 nm zum Einsatz.
Die Konsistenz der E/A-Daten wird durch eine autarke Multibuffer-Konsistenzeinheit gewährleistet. Bei dieser Einheit wird der Buffer mit den aktuellen E/A-Daten nach dem Transfer durch ein explizites Kommando per Schreibzugriff freigeben. Die Protokollvorverarbeitung der Profinet-Consumer-Maschinen in Hardware wertet dabei den APDU-Status aus; außerdem wird ein Konsistenz-Check auf Frame-Länge und Source-MAC-Adresse durchgeführt; der Applikation werden so nur gültige E/A-Daten bereitgestellt.
Bei den Zugriffzeiten zwischen den einzelnen Modulen wird der Jitter durch eine Multilayer-AHB-Busarchitektur nahezu auf null reduziert (siehe Bild 2). Hierbei sind auf jedem Bus Parallelzugriffe möglich, sodass der RT/IRT-Kommunikationskanal nicht durch Zugriffe anderer Komponenten wie der ARM966-CPU gestört wird. Die Abarbeitung des NRT-Netzwerkverkehrs und der azyklischen Events hat somit keinen Einfluss auf die Echtzeit-Kommunikation.
Die ARM966-CPU ist mit zwei „tightly capped“-Speichern von jeweils 384 KByte ausgestattet, die direkt an die CPU angebunden sind. Der Speicher ist in Daten- und Befehlsspeicher unterteilt. Jeder Zugriff des ARM966 auf den Speicher erfolgt bei dieser Architektur ohne Verzögerung und führt im Vergleich zu Varianten mit externen Speichermodulen zu einem massiven Leistungsschub. Um den Speicher auch für kommende Firmware-Generationen flexibel nutzen zu können, lassen sich einige der Sub-Speicherblöcke alternativ dem Daten- oder Befehlsbereich zuweisen. Dies erfolgt während der First-Level-Bootsequenz und ist dann für den laufenden Betrieb nicht mehr veränderbar.
Die Firmware und die Konfiguration, z.B. Speicheraufteilung, werden über einen SPI-Master in den Befehlsspeicher des ARM966 geladen. Zur Gewährleistung der Datenkonsistenz der Firmware und zum Ausschluss von Übertragungsfehlern sind alle Bereiche des Flash-Speichers mit einer Checksumme gesichert. Zur Überprüfung der Checksumme wird im Baustein eine eigenständige Hardware-Einheit genutzt. Die Anforderungen des „Fast StartUp“-Szenarios mit 500 ms bis zur RT-Verbindung werden dabei trotz Verwendung eines seriellen Flash-Bausteins erfüllt. Zur Verarbeitung der NRT-Frames verfügt der Chip über eine eigene Verarbeitungseinheit mit Ressourcenverwaltung und speziellen Filtern. Diese schützt den ARM966 per Hardware vor Überlastungssituationen durch NRT-Netzwerkverkehr. Zur schnellen und zuverlässigen Übertragung von Echtzeit-Daten an die Ein- bzw. Ausgänge wurde ein Timer mit einer Auflösung von 10 ns integriert. Der Timer löst die Kopierprozesse zwischen Konsistenzsteuerung und den GPIOs aus. In der Betriebsart IRT wird dieser Timer kontinuierlich auf die IRT-Zeitsynchronisation abgestimmt.
Die komplette RT/IRT-Kommunikation bis hin zu den E/As findet also ohne Beteiligung der internen CPU statt. Dies hat den Vorteil, dass neben der konstanten Transferzeit auch sehr geringe T-Input-/T-Output-Zeiten erreicht werden. Dadurch können die Zeiten zum Einlesen oder Ausgeben der Daten sehr nah an den Applikationszyklus gelegt werden. Im Anwendungsfall mit externer Host-CPU dienen diese Signale zur Synchronisierung der Host-Applikation auf den Profinet-Kommunikationszyklus.
Für die Profinet-Zeitsynchronisation ist ein erweiterter Hardware-Support mit Unterstützung des One-Step-Verfahrens im ASIC implementiert. Die nötigen Zeitstempel werden mit einer Stempeleinheit erfasst, welche mit einer Abtastrate von 400 MHz arbeitet und dadurch auch bei Linientopologien mit vielen Teilnehmern je Linie für einen geringen Jitter der IRT-Uhren sorgt. Der Line Delay Responder für Kabellängenmessungen wurde in Hardware abgebildet und ermöglicht eine sehr kurze Antwortzeit von ca. 10 µs. Dadurch ist eine genaue Synchronisation auch bei Linientiefen von 100 Geräten im IRT-Betrieb möglich.
Zur Überwachung der internen CPU und der externen Host-CPU sind im Tiger-Chip zwei Watchdog-Timer integriert. Eine externe CPU kann dem Chip ihr „Alive“-Signal einfach per GPIO mitteilen. Wird der Watchdog nicht rechtzeitig zurückgesetzt, so wird dies der externen Host-CPU durch einen Flankenwechsel am Watchdog-Ausgang angezeigt.
Der Baustein kann auch in Verbindung mit flexiblen FPGA-basierenden Schnittstellenlösungen verwendet werden. Dabei können über eine entsprechende Betriebsart ausschließlich die integrierten PHYs des Bausteins genutzt werden. In dieser Betriebsart wirkt dieser wie ein Dual-PHY und kann von allen auf IP-Core basierenden Ethernet-Systemen aus dem FPGA heraus verwendet werden. Der Clou: Durch einfache Umschaltung in die „normale“ Betriebsart kann eine im FPGA integrierte Softcore-CPU die komplette Profinet-Funktionalität des TPS-1 über dessen Host-Interface nutzen. Die Mehrkosten gegenüber dem ohnehin benötigten Dual-PHY sind im Vergleich zur dadurch nutzbaren Profinet-Funktionalität sehr gering.
Lichtwellenleiter als Übertragungsmedium werden vom TPS-1 unterstützt. Der Chip bietet für jeden der beiden externen Ethernet-Ports eine separate I²C-Schnittstelle, an die jeweils ein Fiber Optic Transceiver von Avago angeschlossen werden kann. Aufgrund der Trennung der beiden Schnittstellen muss keine spezielle Adressierung erfolgen. Spezielle Applikationsprofile wie PROFIsafe oder PROFIenergy sind in höheren Protokollschichten angesiedelt und werden daher „oberhalb“ des TPS-1 implementiert.
Zur einfachen Konfiguration der verschiedenen Betriebsarten bietet KW-Software entsprechende Firmware- und Software-Komponenten an. Die Firmware enthält den eigentlichen Profinet-Stack sowie weitere Funktionen zur internen Steuerung des Chips und zum Update der Firmware über unterschiedliche Schnittstellen. Als Konfigurationswerkzeug unter Windows wird der TPS-Configurator eingesetzt. Neben der Betriebsart des Chips werden hier auch Details wie MAC-Adressen, Informationen des I&M-Profils und weitere Daten konfiguriert.
Gemeinsam entwickelt
Mit dem TPS-1 haben Phoenix Contact und Siemens eine Single-Chip-Lösung entwickelt, mit der sich Geräte und Antriebe schnell und einfach an Profinet ankoppeln lassen. Phoenix Contact hat sein Know-how aus der Entwicklung des Interbus-Systems in den Tiger-Chip eingebracht und zusätzlich neue Ideen zur Leistungssteigerung von Profinet beigesteuert. Der neue Baustein reduziert den Integrationsaufwand und unterstützt die aktuelle Profinet-Spezifikation bis Conformance Class C.
Unternehmen
